歡迎來到深圳市明佳達(dá)電子有限公司

B1621PM2FDGUK-U是一款面向嵌入式應(yīng)用的 16Gb 200 ball LPDDR4 3733MHz DRAM。

產(chǎn)品：B1621PM2FDGUK-U

類型：SDRAM - LPDDR4

存儲(chǔ)容量：16 Gbit

數(shù)據(jù)總線寬度：64 bit

最大時(shí)鐘頻率：1.6 GHz

封裝 / 箱體：FBGA-200

應(yīng)用：

智慧型手機(jī)與平板電腦

手持式裝置

筆記型電腦和超薄筆電

穿戴式裝置

汽車

虛擬實(shí)境 (VR) 和擴(kuò)增實(shí)境 (AR)

數(shù)位相機(jī)和攝錄影機(jī)

網(wǎng)路設(shè)備

工業(yè)和嵌入式系統(tǒng)

說明：

Kingston 的離散式低功率雙倍數(shù)據(jù)傳輸率 4 (LPDDR4) 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器 (DRAM) 旨在滿足嵌入式應(yīng)用的需求，并提供具有較低功耗的高速選項(xiàng)。LPDDR4 是專為智慧型手機(jī)、平板電腦、筆記型電腦等行動(dòng)裝置的低功耗而設(shè)計(jì)的 DRAM。LPDDR4 以更高的頻率運(yùn)作，可實(shí)現(xiàn)更快的數(shù)據(jù)存取、更佳的多工處理能力，同時(shí)消耗更少的電量，這對(duì)于延長(zhǎng)可攜式裝置的電池續(xù)航力至關(guān)重要。此存儲(chǔ)器技術(shù)融合了晶片上終端 (ODT)、深度省電模式、更有效率的訊號(hào)介面等功能，可在不影響效能的情況下減少能源消耗，使其成為現(xiàn)代行動(dòng)運(yùn)算平臺(tái)的理想選擇。

主要特性：

? 雙數(shù)據(jù)速率架構(gòu)：每個(gè)時(shí)鐘周期兩次數(shù)據(jù)傳輸

? 高速數(shù)據(jù)傳輸由 8 位預(yù)取流水線架構(gòu)

? 雙向差分?jǐn)?shù)據(jù)選通（DQS 和 /DQS）隨數(shù)據(jù)傳輸/接收，用于在接收器處收集數(shù)據(jù)

? DQS 針對(duì) READ 與數(shù)據(jù)邊沿對(duì)齊；針對(duì) WRITE 與數(shù)據(jù)中部對(duì)齊

? 差分時(shí)鐘輸入（CK_t 和 CK_c）

? DLL 將 DQ 和 DQS 轉(zhuǎn)換與 CK 轉(zhuǎn)換對(duì)齊

? 數(shù)據(jù)脫敏 (DM) 在數(shù)據(jù)選通的上升沿和下降沿寫入數(shù)據(jù)

? 支持寫入周期冗余代碼 (CRC)

? 支持用于讀取和寫入的可編程前置碼

? 可編程突發(fā)長(zhǎng)度 4/8，含 nibble sequential 和 interleave 模式

? 突發(fā)長(zhǎng)度動(dòng)態(tài)切換

? MRS 選擇的驅(qū)動(dòng)長(zhǎng)度

? 支持動(dòng)態(tài)片內(nèi)終結(jié)

? 兩個(gè)終止?fàn)顟B(tài)，例如可由 ODT 引腳切換的 RTT_PARK 和 RTT_NOM

? 支持異步 RESET 引腳

? 支持 ZQ 校準(zhǔn)

? 支持寫入均衡化

? 此產(chǎn)品符合 RoHS 指令要求

? 內(nèi)部 Vref DQ 電平生成可用

? 支持 TCAR（溫控自動(dòng)刷新）模式

? 支持 LP ASR（低功耗自動(dòng)自刷新）模式

? 支持命令地址 (CA) 奇偶校驗(yàn)（命令/地址）模式

? 單 DRAM 尋址 (PDA)

? 支持精細(xì)粒度刷新

? 支持 Geardown 模式（1/2 速率、1/4 速率）

? 支持自刷新中止

? 支持最大節(jié)能模式

? 應(yīng)用了列分組，相同或不同列組存取中列的 CAS 至 CAS 延遲（tCCD_L、tCCD_S）可用

? 針對(duì)數(shù)據(jù)脫敏和 DBIdc 功能的 DMI 引腳支持

? 低功耗

? 每存儲(chǔ)體刷新

? 完全符合 JEDEC 低功耗雙數(shù)據(jù)速率 4 (LPDDR4) 規(guī)范

? 局部自刷新 (PASR)

o 存儲(chǔ)體脫敏

o 內(nèi)置溫度傳感器的

內(nèi)置溫度傳感器的

o 自動(dòng)溫度補(bǔ)償?shù)淖运⑿?(ATCSR)

o 支持所有存儲(chǔ)體自動(dòng)刷新和定向每存儲(chǔ)體自動(dòng)刷新

? 雙數(shù)據(jù)速率架構(gòu)；每一個(gè)時(shí)鐘周期兩次數(shù)據(jù)傳輸

? 差分時(shí)鐘輸入（CK_t 和 CK_c）雙向差分?jǐn)?shù)據(jù)選通 (DQS_tandDQS_c) 在上升和下降 CK_t 沿輸入的命令；引用 DQS_t 的兩個(gè)邊沿的數(shù)據(jù)和數(shù)據(jù)脫敏

? 針對(duì)數(shù)據(jù)脫敏和 DBIdc 功能的 DMI 引腳支